Nhằm khuyến khích nghiên cứu và phát triển trong lĩnh vực vi mạch bán dẫn, CÔNG TY VSRD triển khai chương trình biểu dương cá nhân có năng lực RTL (Register Transfer Level) Design.

Đối tượng:

• Sinh viên, kỹ sư hoặc người tự học có khả năng thiết kế số

• Có kinh nghiệm Verilog/SystemVerilog/VHDL

• Đã từng làm FPGA hoặc mô phỏng (ModelSim, Vivado, Questa…)

Nội dung đánh giá:

• Thiết kế module số (FSM, UART, SPI, I2C, Memory Controller…)

• Viết testbench và mô phỏng

• Hiểu Timing, Clock Domain Crossing, Pipeline

• Khả năng đọc và phân tích Datasheet/Spec

• Ưu tiên có project thực tế hoặc GitHub

Quyền lợi:

• Giấy chứng nhận từ VSRD

• Cơ hội tham gia dự án FPGA/ASIC thực tế

• Định hướng chuyên sâu IC Design (Frontend Design Engineer)

• Xét thực tập hoặc cộng tác kỹ thuật tại VSRD

📩 Gửi hồ sơ (CV + Project hoặc link GitHub) về: hr@dientu.vn
Tiêu đề: [ỨNG TUYỂN RTL DESIGN – Họ tên]

VSRD hoan nghênh các bạn đam mê vi mạch bán dẫn cùng tham gia và phát triển cộng đồng thiết kế chip tại Việt Nam.