1️⃣ Định nghĩa ngắn gọn (cốt lõi)
🧱 Standard Cell Layout là gì?
Thiết kế layout cho từng cell cơ bản (NAND, NOR, FF…)
→ tạo ra thư viện cell dùng cho toàn chip.
🧩 Physical Design (PD) là gì?
Dùng các standard cell có sẵn để xây layout toàn chip
→ từ netlist → GDSII.
2️⃣ Vị trí trong flow IC
👉 Standard Cell Layout nằm TRƯỚC PD
3️⃣ So sánh chi tiết (RẤT QUAN TRỌNG)
| Tiêu chí | Standard Cell Layout | Physical Design |
|---|---|---|
| Mức độ | Transistor-level | Cell-level |
| Làm việc với | Transistor, poly, diffusion | Standard cell |
| Output | Cell + .lib, .lef |
Chip .gds |
| Phạm vi | 1 cell | Toàn SoC |
| Tool chính | Virtuoso | Innovus / ICC2 |
| Gần công nghệ | Rất gần foundry | Gần system |
| Đối tượng | Library Engineer | Backend / PD Engineer |
4️⃣ Tool sử dụng khác nhau hoàn toàn
🔹 Standard Cell Layout
-
Cadence Virtuoso
-
Assura / Calibre (DRC/LVS)
-
SPICE simulation
👉 Làm việc từng transistor
🔹 Physical Design
-
Cadence Innovus
-
Tempus (STA)
-
Voltus (IR/EM)
👉 Làm việc hàng triệu cell
5️⃣ Công việc hằng ngày khác nhau thế nào?
🧱 Standard Cell Layout Engineer
-
Vẽ layout NAND/NOR/FF
-
Fix DRC/LVS
-
Characterize timing
-
Tối ưu:
-
Area
-
Power
-
Delay
-
-
Gắn với node công nghệ (28nm, 14nm, 7nm)
🧩 Physical Design Engineer
-
Floorplan chip
-
Power grid
-
Placement / CTS / Routing
-
Fix setup/hold
-
Timing closure
-
Sign-off → tape-out
6️⃣ Sinh viên nên học cái nào trước?
🎓 Năm 2–3:
👉 Physical Design (PD) ✅
Lý do:
-
Dễ tiếp cận hơn
-
Nhiều vị trí intern/junior
-
Không cần kiến thức transistor sâu
🎓 Standard Cell Layout:
👉 Phù hợp khi:
-
Học VLSI / Microelectronics rất mạnh
-
Thích transistor, process
-
Muốn làm library / foundry-related
7️⃣ Một câu chốt để KHÔNG NHẦM
🔑 Standard Cell Layout tạo “gạch” – Physical Design xây “ngôi nhà”
8️⃣ Câu hỏi phỏng vấn hay gặp
-
PD có cần biết transistor không?
→ ❌ Không sâu -
Standard cell layout có cần timing không?
→ ✅ Rất nhiều -
Có thể chuyển từ PD sang cell layout không?
→ ⚠️ Khó hơn chiều ngược lại
