Cadence dùng để làm gì?

Cadence cung cấp EDA tools để:

• Thiết kế layout vật lý của chip

• Phân tích timing – power – signal integrity

• Xuất GDSII để tape-out sản xuất silicon

👉 Không dùng cho FPGA, không thay Vivado

🔧 Luồng IC Backend với Cadence (chuẩn công ty)

1️⃣ Synthesis

• Genus

  • RTL (Verilog) → Gate-level netlist

  • Timing driven synthesis

2️⃣ Place & Route (trọng tâm Backend)

• Innovus

  • Floorplan

  • Power planning

  • Placement

  • CTS (Clock Tree Synthesis)

  • Routing

  • ECO

3️⃣ Timing

• Tempus

  • STA: setup / hold

  • Multi-corner multi-mode (MCMM)

4️⃣ Power / IR / EM

• Voltus

  • IR drop

  • EM (electromigration)

  • Power integrity

5️⃣ Sign-off & Verify

• Calibre (Mentor / Siemens)

  • DRC / LVS

• Xuất GDSII → Foundry

So với Synopsys thì sao?

👉 Cả hai đều chuẩn ngành
👉 Biết 1 bên → học bên kia rất nhanh

So với Vivado (để khỏi nhầm)

Học Cadence cần gì?

• Linux (bắt buộc)

• Nắm:

  • Verilog

  • Setup/Hold timing

  • Clock tree

  • Power grid

• Biết file:

  • .lib, .lef, .def, .sdc

Kết luận

• ✅ Cadence = IC Backend thật

• ❌ Vivado không phải IC Backend

• 🎯 Muốn làm Backend Engineer → Cadence hoặc Synopsys