🎯 Mục tiêu cuối

Sau lộ trình này, bạn có thể:

• Hiểu toàn bộ flow Backend ASIC

• Chạy được Innovus + Tempus ở mức cơ bản

• Đọc JD Backend Engineer / Physical Design Intern không bị “mù chữ”

• Phỏng vấn không bị hỏi là đứng hình

🧱 GIAI ĐOẠN 0 – NỀN TẢNG BẮT BUỘC (2–3 tháng)

❗ Nếu thiếu phần này → không học Cadence được

1️⃣ Digital Design

Cần nắm:

• Flip-Flop, Latch

• FSM

• Pipeline

• Clock & Reset

📌 Tài liệu gợi ý:

• “Digital Design and Computer Architecture” (Harris & Harris)

2️⃣ Verilog (không cần cao siêu)

Chỉ cần:

• always @(posedge clk)

• blocking / non-blocking

• module / parameter

• testbench đơn giản

👉 Không cần SystemVerilog nâng cao ở giai đoạn này

3️⃣ Timing cơ bản (SIÊU QUAN TRỌNG)

Phải hiểu rất rõ:

• Setup / Hold

• Slack (+ / −)

• Clock skew

• Clock uncertainty

📌 Nếu chưa hiểu timing → backend chắc chắn rớt

🧰 GIAI ĐOẠN 1 – LÀM QUEN BACKEND (2 tháng)

Chưa cần tool Cadence thật

4️⃣ Hiểu flow IC Backend (thuộc lòng)

👉 Phải nói trôi chảy bằng miệng

5️⃣ File format PHẢI BIẾT

🧠 GIAI ĐOẠN 2 – BẮT ĐẦU CADENCE (3–4 tháng)

Bước vào IC Backend thật

Tool chính của Cadence

• Innovus → Place & Route

• Tempus → STA

6️⃣ Innovus – Trọng tâm

Học theo thứ tự:

1. Import design

2. Floorplan (core, die, IO)

3. Power planning (VDD/VSS)

4. Placement

5. CTS

6. Routing

7. Report timing / congestion

📌 Mục tiêu:
👉 Chạy được flow hoàn chỉnh cho 1 design nhỏ

7️⃣ Tempus – Timing Signoff

Cần làm được:

• Đọc report setup/hold

• Biết đường timing (launch → capture)

• Fix timing bằng ECO đơn giản

🔬 GIAI ĐOẠN 3 – CHUẨN INTERN / JUNIOR (2–3 tháng)

8️⃣ Những chủ đề hay bị hỏi phỏng vấn

• Setup vs Hold khác gì?

• Clock skew tốt hay xấu?

• Vì sao CTS làm tăng area?

• Congestion là gì?

• IR drop là gì?

👉 Phải trả lời logic – không học vẹt

9️⃣ Mini Project (RẤT QUAN TRỌNG)

Ví dụ:

• Backend cho:

  • ALU

  • UART

  • FIFO

• Viết report:

  • Area

  • Timing

  • Clock freq

  • Vấn đề gặp phải

📌 Có project → CV mạnh gấp 3 lần

📅 Tổng thời gian thực tế

❌ Những sai lầm sinh viên hay mắc

• ❌ Học tool trước khi hiểu timing

• ❌ Chỉ chạy lệnh, không hiểu bản chất

• ❌ So Cadence với Vivado (sai hoàn toàn)

• ❌ Không làm project

✅ Lời khuyên thực tế

• Học chậm nhưng chắc

• Ưu tiên timing > tool

• 1 tool (Cadence) học chắc → qua Synopsys rất nhanh